PCIE功能
核心板支持1路PCI Express V3.0接口,同时支持RC【PCI Express root complex,通常称为主板插槽】和EP【PCI Express endpoint device,通常称为PCIE卡】两种工作模块。核心板的PCIE接口最大支持2 lane【即支持PCIe x1和PCIe x2】,每个lane都支持2.5Gbps、5GGbps、8Gbps的数据传输速率。PCIE接口速率高,根据需求,可以使用此接口来扩展SATA、扩展千兆以太网等。
当使用两路PCIE3.0 x1时,只支持RC模式,使用时请注意。
连接器标号 | 处理器引脚号 | 标号 | 默认功能描述 | 第0功能 | 第1功能 | 第2功能 | 第3功能 | 第4功能 | 第5功能 | 与处理器连接方式/上下拉 |
---|---|---|---|---|---|---|---|---|---|---|
D35 | AA28 | PCIE3.0_TX0_P | PCIE3.0发送差分0信号正 | PCIE30_TX0P | —— | —— | —— | —— | —— | 直连/无上下拉 |
D36 | Y25 | PCIE3.0_CLK_IN_P | PCIE3.0差分时钟正 | PCIE30_REFCLKP_IN | —— | —— | —— | —— | —— | 直连/无上下拉 |
D37 | AA27 | PCIE3.0_TX0_N | PCIE3.0发送差分0信号负 | PCIE30_TX0N | —— | —— | —— | —— | —— | 直连/无上下拉 |
D38 | AA25 | PCIE3.0_CLK_IN_N | PCIE3.0差分时钟负 | PCIE30_REFCLKN_IN | —— | —— | —— | —— | —— | 直连/无上下拉 |
D41 | AC28 | PCIE3.0_RX0_P | PCIE3.0接收差分0信号正 | PCIE30_RX0P | —— | —— | —— | —— | —— | 直连/无上下拉 |
D42 | AB28 | PCIE3.0_TX1_P | PCIE3.0发送差分1信号正 | PCIE30_TX1P | —— | —— | —— | —— | —— | 直连/无上下拉 |
D43 | AC27 | PCIE3.0_RX0_N | PCIE3.0接收差分0信号负 | PCIE30_RX0N | —— | —— | —— | —— | —— | 直连/无上下拉 |
D44 | AB27 | PCIE3.0_TX1_N | PCIE3.0发送差分1信号负 | PCIE30_TX1N | —— | —— | —— | —— | —— | 直连/无上下拉 |
D47 | AD28 | PCIE3.0_RX1_P | PCIE3.0接收差分1信号正 | PCIE30_RX1P | —— | —— | —— | —— | —— | 直连/无上下拉 |
D49 | AD27 | PCIE3.0_RX1_N | PCIE3.0接收差分1信号负 | PCIE30_RX1N | —— | —— | —— | —— | —— | GND |
作者:SteveChen 创建时间:2025-04-11 15:59
最后编辑:SteveChen 更新时间:2025-04-11 16:00
最后编辑:SteveChen 更新时间:2025-04-11 16:00